1、芯片介绍 

MPC852T PowerQUICC是MPC860 PowerQUICC家族的0.18微米版本，MPC8xx核心上以高达100MHz的频率运行，并具有66MHz的外部总线。MPC852T具有18V的核心电压，并具有3.3V的I/O操作，兼容5V TTL。MPC852T集成通信控制器是一种多功能的单集成微处理器和外设组合，可用于各种控制器应用。它在通信和网络系统中尤其出色。MPC852T是基于PowerPC的Motorola的MPC860四合一集成通信控制器（PowerQUICC）的派生产品。MPC852T上的CPU是PC8xx核心，这是一款32位微处理器，实现了PowerPC架构，集成了存储器管理单元（MMUs）和指令及数据高速缓。

2、产品特性

嵌入式MPC8xx核心，频率高达100MHz • 外部总线的最大频率为66MHz — 100MHz/80MHz的核心频率仅支持2:1模式 — 50MHz/66MHz频率支持1:1和2:1模式 • 单指令、32位核心（兼容PowerPC架构定义），具有32个32位寄存器（GPRs） — 核心执行分支预测和条件预取，不支持条件执行 — 4K字节的数据缓存4K字节的指令缓存 – 4K字节的指令缓存是两路、集合相关的，有128个集合 4K字节的数据缓存是两路、集合相关的，有128个集合 – 指令和数据缓存的缓存一致性在128位（4个字）的缓存块上保持 – 缓存使用物理地址，实现最近最少使用（LRU）的替换算法且可以按缓存块锁定 — 具有32个条目的TLB的MMU，全关联的指令和数据TLB — MM支持4、16、512K字节和8M字节的多种页面大小；16个虚拟地址空间和16个保护 • 最多32位的数据总线（动态总线缩放，支持8、16和32位） • 32条地址线• 内存控制器（八个银行） — 包含完整的动态RAM（DRAM）控制器 — 每个银行可以是一个芯片选择或RAS，以支持DRAM银行 — 每个内存银行可编程多达30个等待状态 — 无 glue 接口到DRAM、SIMMS、SRAM、EPROM闪存EPROM和其他内存设备 — DRAM控制器可编程，以支持大多数大小和速度的内存接口 — 四个CAS线，四个WE线一个OE线 — 重置时可用的引导芯片选择（支持8位、16位或32位内存） — 可变块大小32K字节–256M字节） — 可选写保护 — 片上总线仲裁逻辑 • 快速以太网（FEC） • 通用定时器 — 两个16位定时器或一个32位定时器 — 门模式可以启用/禁计数 — 中断可以在参考匹配和事件捕获时被屏蔽 • 系统集成

周期中断定时器 (PIT) — 时钟合成器 — 减法器和时间基准 — 复位 — IEEE 1149.1 测试访问端口 (JTAG) • 中断 — 七个外部中断请求 (IRQ) 线 — 7个具有中断功能的端口引脚 — 18 个内部中断源 — SCC 之间的可编程优先级 — 可编程最高优先级请求 •通信处理器模块 (CPM) — RISC 控制器 — 通信特定命令（例如，GRACEFUL STOP TRANSMIT、ENTER HUNTM 和 RESTART TRANSMIT） — 支持所有串行通道的连续模式传输和接收 — 8K 双端口 RAM — 8 个行 DMA (SDMA) 通道 — 三个具有开漏功能的并行 I/O 寄存器 • 两个波特率发生器 — 独立可以连接到 SCC3、SCC4 或 SMC1） — 允许在操作期间进行更改 — 自动波特率支持选项 • 两个 SCC串行通信控制器） — 以太网/IEEE 802.3 可选在 SCC3 & SCC4 上，支持全 1-Mbps 操作 — HDLC/SDLC — HDLC 总线（实现基于 HDLC 的局域网 (LAN)） — 异步 HDLC 支持 PPP（点对点协议） — AppleTalk — 通用异步接收器/发送器 (UART) — 同步 UART — 串行红外IrDA) — 二进制同步通信 (BISYNC) — 完全透明（比特流） — 完全透明（基于帧，可选冗余校验 (CRC)） • 一个 SMC（串行管理通道） — UART。 • 一个 SPI（串行外设接口） —持主模式和从模式 — 支持同一总线上的多主操作